IT之家 5 月 15 日消息，依据韩媒 Etnews 于上周（5 月 12 日）的报道，pg电子打爆率高的原因电子正在积极研发下一代 HBM 技术，以期在移动设备上实现更为卓越的端侧 AI 性能。

业内专家透露，pg电子打爆率高的原因正在探索多层堆叠 FOWLP（Multi Stacked FOWLP）技术，旨在智能手机、平板等移动设备中实现更大容量和更高带宽的 HBM。考虑到这些设备的空间与服务器机柜相比微不足道，其对功耗与发热控制的要求尤为严格，因此现有方案无法直接应用。

据悉，目前主流的 LPDDR 内存普遍采用引线键合（Wire Bonding）技术，该方案在 I/O 数量上存在限制，信号损耗较大，散热效率也不尽如人意，无法与 HBM 技术相结合。因此，pg电子打爆率高的原因计划采用改进的 VCS 方案，将芯片内部的铜柱比例从 3:1~5:1 提升至 15:1~20:1，以在有限的面积内容纳更多铜线，进一步提高带宽。

然而，当铜柱直径低于 10 微米时，容易出现弯曲和断裂等不稳定现象。因此，pg电子打爆率高的原因决定采用 FOWLP 技术进行补强，首先对芯片进行模塑（IT之家注：Molding），然后将布线扩展至外围，同时承担支撑铜柱的作用，以防止变形。

若该方案能够成功验证，理论上的带宽将提升 15-30%，并可在相同空间内增加更多 I/O 接口。

尽管该方案仍处于研发阶段，业内普遍认为，pg电子打爆率高的原因有望在 Exynos 2800 后期版本或 Exynos 2900 中集成相关技术。